# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-295044

(43)Date of publication of application: 20.10.2000

(51)Int.CI.

H<sub>0</sub>3F 1/02 G09G 3/20

G09G 3/36

(21)Application number: 11-097300

(71)Applicant: NEC CORP

(22)Date of filing:

05.04.1999


(72)Inventor: FUKUO MOTOO

#### (54) OUTPUT CIRCUIT

### (57)Abstract:

PROBLEM TO BE SOLVED: To eliminate the need of the supply of current of an operational amplifier at time except rise/fall time and to reduce power consumption by installing a means supplying current to the operational amplifier at output rise/fall time and a means varying impedance between the operational amplifier and an output terminal.

SOLUTION: In a load reset period, an SRCc signal BIAS-S and an STB signal S3 are turned on and control signals S1 and S2 are turned off. Then, whole output terminals are shorted-circuited. Since the SRC signal BIAS-S is turned on, an operational amplifier 1 has high amplitude performance and has high through rate. In a next high speed writing period, the control signals S1 and S2 are changed to on and the STB signal S3 to off. The short-circuit of the output terminals is released. Since the control signals S1 and S2 are turned on, the load of the operational amplifier 1 drops and the SRC signal BIAS-S is turned on, output voltage changes at high



speed. Impedance between the operational amplifier 1 and the output terminal can be changed to two stages by switch elements 3a and 3b, desired output can be obtained at high speed and the through rate becomes high.

#### LEGAL STATUS

[Date of request for examination]

24.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (J'P) · (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-295044 (P2000-295044A)

(43)公開日 平成12年10月20日(2000.10.20)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		ž	7](参考)
H03F	1/02		H03F	1/02		5 C 0 O 6
G09G	3/20	6 1 1	G 0 9 G	3/20	6 1 1 A	5 C 0 8 0
		6 2 1			6 2 1 Z	5 J O 9 2
	3/36			3/36		

審査請求 有 請求項の数7 OL (全 7 頁)

(21)出願番号

特願平11-97300

(22)出願日

平成11年4月5日(1999.4.5)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 福尾 元男

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100090158

弁理士 藤巻 正憲


最終頁に続く

#### (54) 【発明の名称】 出力回路

#### (57)【要約】

【課題】 スルーレートを向上させることができ、消費 電力を低減することができる出力回路を提供する。

【解決手段】 出力回路には、複数個の演算増幅器1が 設けられている。各演算増幅器1にスルーレート調整信 号BIAS Sを供給するバイアス回路2が設けられて いる。また、各演算増幅器1の出力端には、相互に並列 に接続された2個のスイッチ素子3a及び3bが接続さ れている。スイッチ素子3a及び3bは、例えば電界効 果トランジスタから構成されており、スイッチ素子3a の抵抗値は、スイッチ素子3bの抵抗値の80乃至10 0倍程度である。更に、演算増幅器1の出力端に接続さ れたスイッチ素子3a及び3bの他端には、抵抗素子4 及び容量素子5がこの順で直列に接続されている。スイ ッチ素子3 a 及び3 b と抵抗素子4との接続点(出力端 子)には、スイッチ素子6が接続されている。また、各 スイッチ素子6は相互に直列に接続されている。



1;演算增幅器

### 【特許請求の範囲】

【請求項1】 演算増幅器と、この演算増幅器からの出 力信号の立ち上がり時及び立ち下がり時に前記演算増幅 器に電流を供給する電流供給手段と、前記演算増幅器と 出力端子との間のインピーダンスを変化させるインピー ダンス変化手段と、を有することを特徴とする出力回 路、

【請求項2】 前記インピーダンス変化手段は、前記演 算増幅器と前記出力端子との間に相互に並列に接続され 抵抗値が相違する2個のスイッチ素子を有することを特 10 徴とする請求項1に記載の出力回路。

2個の前記スイッチ素子のうち抵抗値が 【請求項3】 高いスイッチ素子の抵抗値は、抵抗値が低いスイッチ素 子の抵抗値の80乃至100倍であることを特徴とする 請求項2に記載の出力回路。

【請求項4】 前記インピーダンス変化手段は、前記演 算増幅器と前記出力端子との間に接続されたトランスフ ァゲートスイッチを有することを特徴とする請求項1に 記載の出力回路。

【請求項5】 前記インピーダンス変化手段は、前記ト ランスファゲートスイッチを構成する2個の電界効果ト ランジスタのゲート電圧を制御する制御素子を有するこ とを特徴とする請求項4に記載の出力回路。

【請求項6】 前記出力端子には、液晶表示装置の容量 性負荷が接続されることを特徴とする請求項1乃至5の いずれか1項に記載の出力回路。

【請求項7】 少なくとも1組の前記演算増幅器、前記 バイアス回路及び前記インピーダンス変化手段を更に有 し、複数個の前記出力端子を短絡する短絡手段を有する ことを特徴とする請求項6に記載の出力回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、液晶表示装置のド ット反転用駆動回路又はライン反転用駆動回路等として 使用される出力回路に関し、特に、低電力及び高スルー レートの出力回路に関する。

#### [0002]

【従来の技術】液晶表示装置(LCD)には、各ピクセ ルに画像に応じた電圧を印加する駆動回路が設けられて ドット反転用駆動回路が開示されている。図8は従来の ドット反転用駆動回路の構成を示すブロック図である。

【0003】従来のドット反転用駆動回路には、複数個 の演算増幅器51が設けられている。図8には、2個の 演算増幅器51を示している。各演算増幅器51の出力 端にはスイッチ素子53が接続されている。スイッチ素 子53の他端が駆動回路の出力端子となっている。全て のスイッチ素子53には、そのオン/オフを制御する制 御信号S51が入力される。そして、各出力端子に抵抗 素子54及び容量素子55からなるパネル負荷が接続さ れている。

【0004】図9は従来のドット反転用駆動回路の動作 を示すタイミングチャートである。上述のように構成さ れた従来のドット反転用駆動回路においては、スイッチ 素子53がオフ状態となっているときにハイインピーダ ンス状態で電圧が出力される。また、スイッチ素子53 がオン状態となっているときに演算増幅器51の出力電 圧がそのまま出力される。

【0005】また、ドット反転用駆動回路等に使用され る演算増幅器が開示されている(特開平7-22156 0号公報)。この公報に記載された従来の演算増幅器に おいては、容量性負荷を充電する際に直流バイアス電圧 のレベルを下げて供給電流を大きくし、充電完了後に直 流バイアス電圧のレベルを上げることにより、平均消費 電力を低減している。

#### [0006]

【発明が解決しようとする課題】しかしながら、特表平 9-504389号公報に記載された従来の駆動回路に よれば、複数個の出力端子の短絡によりそれらの中間電 位が得られて消費電力を低減することは可能であるが、 演算増幅器には常に電流が供給されているので、全体的 な消費電流が高いという問題点がある。

【0007】演算増幅器のみを特開平7-221560 号公報に記載されたものに置換すれば、全体的な消費電 力を低減することが可能なように見えるが、実際には出 力電圧に不要な発振、リンギングが発生したり、スルー レートが低減してしまうという不具合が生じる。

【0008】本発明はかかる問題点に鑑みてなされたも のであって、スルーレートを向上させることができ、消 費電力を低減することができる出力回路を提供すること を目的とする。

#### [0009]

【課題を解決するための手段】本発明に係る出力回路 は、演算増幅器と、この演算増幅器からの出力信号の立 ち上がり時及び立ち下がり時に前記演算増幅器に電流を 供給する電流供給手段と、前記演算増幅器と出力端子と の間のインピーダンスを変化させるインピーダンス変化 手段と、を有することを特徴とする。

【0010】本発明においては、演算増幅器の出力の立 いる。例えば、特表平9-504389号公報に従来の 40 ち上がり時及び立ち下がり時に電流供給手段から電流が 演算増幅器に供給される。従って、立ち上がり又は立ち 下がりが行われないときには、演算増幅器への電流の供 給は下限まで低下可能である。また、立ち上がり又は立 ち下がり開始後にインピーダンス変化手段により出力端 子との間のインピーダンスを変化させて演算増幅器の負 荷を下げることにより、立ち上がり時及び立ち下がり時 のスルーレートが向上する。

> 【0011】なお、本発明においては、前記インピーダ ンス変化手段は、前記演算増幅器と前記出力端子との間 50 に相互に並列に接続され抵抗値が相違する2個のスイッ

チ素子を有することができる。このとき、2個の前記ス イッチ素子のうち抵抗値が高いスイッチ素子の抵抗値 は、抵抗値が低いスイッチ素子の抵抗値の80乃至10 0倍であることが望ましい。

【0012】また、前記インピーダンス変化手段は、前 記演算増幅器と前記出力端子との間に接続されたトラン スファゲートスイッチを有することができる。このと き、前記インピーダンス変化手段は、前記トランスファ ゲートスイッチを構成する2個の電界効果トランジスタ のゲート電圧を制御する制御素子を有することができ

【0013】更に、前記出力端子には、液晶表示装置の 容量性負荷が接続されてもよい。この場合、例えばドッ ト反転用駆動回路又はライン反転用駆動回路として使用 されることになる。

【0014】更にまた、少なくとも1組の前記演算増幅 器、前記バイアス回路及び前記インピーダンス変化手段 を更に有し、複数個の前記出力端子を短絡する短絡手段 を有することができる。ドット反転用駆動回路として使 が得られることにより、消費電力がより一層低減され

#### [0015]

【発明の実施の形態】以下、本発明の実施例に係る出力 回路について、添付の図面を参照して具体的に説明す る。図1は本発明の第1の実施例に係る出力回路の構成 を示すブロック図である。第1の実施例は、液晶表示装 置のドット反転用駆動回路として使用されるものであ る。

【0016】第1の実施例には、複数個の演算増幅器1 が設けられている。各演算増幅器1にスルーレート調整 (SRC) 信号BIAS\_Sを供給するバイアス回路 2 が設けられている。各演算増幅器1は、スルーレート制 御信号BIAS\_Sに関連づけてその増幅能力(増幅 率)を変化させる。

【0017】また、各演算増幅器1の出力端には、相互 に並列に接続された2個のスイッチ素子3a及び3bが 接続されている。スイッチ素子3a及び3bは、例えば 電界効果トランジスタから構成されており、オン抵抗を 有している。スイッチ素子3a及び3bの抵抗値は相違 しており、例えば、スイッチ素子3aの抵抗値は20k 乃至30k Ω程度であり、スイッチ素子3bの抵抗値は 200乃至300Ω程度である。スイッチ素子3aに は、そのオン/オフを制御する制御信号S1が入力さ れ、スイッチ素子3bには、そのオン/オフを制御する 制御信号S2が入力される。

【0018】更に、演算増幅器1の出力端に接続された スイッチ素子3a及び3bの他端には、抵抗素子4及び 容量素子5がこの順で直列に接続されている。抵抗素子 4及び容量素子5が液晶表示装置のパネル負荷となって 50

いる。スイッチ素子3a及び3bと抵抗素子4との接続 点 (出力端子) には、スイッチ素子6が接続されてい る。スイッチ素子6は、例えばトランスファゲートスイ ッチである。スイッチ素子6には、そのオン/オフを制 御するスタンバイ(STB)信号S3が入力される。ま た、各スイッチ素子6は相互に直列に接続されており、 その一端には他方の電極が接地された容量素子(図示せ ず)の一電極が接続されている。

【0019】なお、ドット反転用であるため、隣り合う 10 パネル負荷に接続された出力端子同士は出力反転してい る。

【0020】また、第1の実施例には、制御信号S1、 S2及びS3を制御する制御回路(図示せず)が設けら れている。

【0021】図2は演算増幅器1の構成を示す回路図で ある。演算増幅器1には、2本の信号線11及び12間 に接続された差動増幅回路13が設けられている。差動 増幅回路13の出力端には、NチャネルMOSトランジ スタ14のゲート及び容量素子15の一端が接続されて 用される場合、出力端子の短絡によりそれらの中間電位 20 いる。トランジスタ14のソースは信号線11に接続さ れ、ドレインは容量素子15の他端に接続されている。 トランジスタ14のソースと容量素子15の他端との接 続点16から演算増幅器1の出力信号が出力される。ま た、差動増幅回路13又は接続点16と信号線12との 間には、夫々電流源17又は18が接続されている。図 3は電流源17及び18の具体例を示す回路図である。

【0022】例えば、差動増幅回路13と信号線12と の間には、ゲートにSRC信号BIAS\_\_Sが入力され るNチャネルMOSトランジスタ17aが電流源17と して接続され、接続点16と信号線12との間には、ゲ ートにSRC信号BIAS\_Sが入力されるNチャネル MOSトランジスタ18aが電流源18として接続され

【0023】このように構成された演算増幅器1におい ては、容量素子15の容量値をC、電流源17を流れる 電流の値をIとすると、そのスルーレートは(C/I) に比例する。

【0024】次に、演算増幅器1の動作について説明す る。図4は演算増幅器1の動作を示すタイミングチャー トである。

【0025】SRC信号BIAS\_Sがオンとなる以前 は、トランジスタ17aに流れる電流は低く、出力信号 も低いものとなっている。この状態で、出力が上昇する 際、バイアスをオンしてトランジスタ17aに流れる電 流を大きくする。これにより、立ち上がりを早くでき

【0026】次いで、出力が上昇し、安定したところ で、SRC信号BIAS\_Sをオフしてやり、トランジ スタ17aに流れる電流を小さくさせる。

【0027】次に、SRC信号BIAS\_Sを再びオン

5

させてやり、トランジスタ17aに流れる電流を大きく させる。

【0028】そして、出力が下降し、安定したところで SRC信号BIAS\_Sを再びオフとさせ、トランジス タ17aに流れる電流を小さくさせる。

【0029】次に、上述のように構成された第1の実施

6 ----

例の出力回路の動作について説明する。図5は本発明の 第1の実施例に係る出力回路の動作を示すタイミングチャートである。また、下記表1は各期間における制御信 号のオン/オフを示すものである。

[0030]

【表1】

期間	BIAS_S	S 1	S 2	S 3			
A	オン	オフ	オフ	オン			
В	オン	オン	オン	オフ			
С	オフ	オン	オフ	オフ			

【0031】先ず、負荷リセット期間(期間 A)において、SRC信号BIAS\_Sをオン、制御信号S1及びS2をオフ、STB信号S3をオンとする。これにより、出力端子が全て短絡され、パネル負荷に充電されている電荷がリセットされる。このとき、前述のように隣り合う出力端子同士が出力反転しているため、各出力端子間で電荷の受け渡しが行われ、それらの電位は中間電位となる。また、演算増幅器1においては、SRC信号 20 BIAS\_Sが最初のオンとなっているため、増幅能力が高く、そのスルーレートは高い。

【0032】その後、高速書込期間(期間B)において、SRC信号BIAS\_Sをオンに保持したまま、制御信号S1及びS2をオン、STB信号S3をオフに変更する。STB信号S3がオフとなるので、出力端子の短絡が解除される。また、制御信号S1及びS2がオンとなるので、演算増幅器1の負荷が低下する。更に、SRC信号BIAS\_Sはオンのままであるので、出力電圧が高速で変化する。

【0033】その後、制御信号S1及びS3を夫々オン、オフに保持したまま、SRC信号BIAS\_Sをオフ、制御信号S2をオフに変更する。SRC信号BIAS\_Sがオフとなるので、演算増幅器1の増幅能力は下限まで低下する。また、低抵抗のスイッチ素子3bのための制御信号S2がオフとなるので、負荷が大きくなり、出力電圧の発振が抑制される。

【0034】このように、本実施例によれば、演算増幅器1と出力端子との間のインピーダンスがスイッチ素子3a及び3bにより2段階に変化することが可能であるので、所望の出力電圧を高速に得ることが可能である。即ち、スルーレートが高い。また、ドット反転用駆動回路として出力電圧の上昇開始と共に出力端子同士を短絡させることが可能であるので、中間電位を利用することにより消費電力を低減することが可能である。

【0035】なお、演算増幅器1と出力端子との間のインピーダンスを変化させることができない場合には、以下のような不具合がある。例えば、スイッチ素子3aが設けられていない場合には、抵抗値が200乃至300 Ω程度のスイッチ素子3bのみが存在することになるの で、出力電圧が上昇したときに発振が生じてしまう。一方、例えば、スイッチ素子3bが設けられていない場合には、抵抗値が20k乃至30kΩ程度のスイッチ素子3aのみが存在することになるので、出力電圧の上昇が遅くなり、スルーレートが低くなってしまう。

【0036】なお、スイッチ素子3a及び3bの抵抗値は上述のようなものに、特に限定されるものではなく、演算増幅器1の利得に応じて設定することが可能である。但し、発振の防止及び高スルーレートの確保のためには、一方の抵抗値が他方の80倍程度以上であることが望ましい。また、実用性を考慮すると80万至100倍程度が適当である。

【0037】また、第1の実施例には、2個のスイッチ素子3a及び3bが設けられているが、インピーダンスを少なくとも2段階に変化させることができれば、例えば1個のスイッチ素子が設けられていてもよい。ここで、1個のスイッチ素子によりインピーダンスを変化さび、1個のスイッチ素子によりインピーダンスを変化さびる第2の実施例について説明する。図6は本発明の第2の実施例に係る出力回路の構成を示すブロック図である。なお、図6に示す第2の実施例において、図1に示す第1の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。また、演算増幅器1等の繰り返し設けられているものは、1個のみを図示している。

【0038】第2の実施例においては、演算増幅器1と抵抗素子4との間にPチャネルMOSトランジスタ7a及びNチャネルMOSトランジスタ7bからなるトラン
40 スファゲートスイッチ7が接続されている。トランジスタ7a又は7bのゲートには、夫々抵抗調整用電源(制御素子)8a又は8bが接続されている。トランジスタ7a又は7bのゲートには、夫々抵抗調整用電源8a又は8bから電圧が供給され、各ゲート電圧は抵抗調整用電源8a又は8bから電圧が供給され、各ゲート電圧は抵抗調整用電源8a又は8bにより制御される。

【0039】図7(a)は抵抗調整用電源8a及び8bにおける印加電圧の関係を示すグラフ図、(b)は抵抗要請用電源8aの印加電圧とトランスファゲートスイッチ7の抵抗値との関係を示すグラフ図である。なお、図 7(a)において、実線は抵抗調整用電源8aによる印

8

加電圧を示じ、破線は抵抗調整用電源86による印加電 圧を示している。

7

【0040】図7(a)に示すように、抵抗調整用電源 8 a による印加電圧と抵抗調整用電源8 b による印加電 圧との和は常にVDDとなっている。従って、抵抗調整用 電源8aによる印加電圧が増加すれば、その増加分だけ 抵抗調整用電源8bによる印加電圧が低減する。そし て、図7(b)に示すように、抵抗調整用電源8aによ る印加電圧の増加及び抵抗調整用電源8bによる印加電 圧の低減に伴って、トランスファゲートスイッチ7のオ ン抵抗が上昇する。

【0041】従って、例えば、抵抗調整用電源8aによ る印加電圧が低い図7 (b) 中の範囲Dと、抵抗調整用 電源8aによる印加電圧が高い範囲Eとを2段階のイン ピーダンスとして使用することが可能である。なお、図 7 (b) 中の範囲Fでは、トランジスタ7a及び7bは 共にオフ状態となる。この状態を図5中の期間Aで利用 すればよい。

【0042】なお、インピーダンスを変化させる素子と して1個のMOSトランジスタを使用することも可能で 20 ある。この場合も、ゲート電圧を制御することによりオ ン抵抗を少なくとも2段階に切替えることが可能であ る。

【0043】また、前述の第1及び第2の実施例は、ド ット反転用駆動回路として使用されるものであるが、ラ イン反転用駆動回路として使用されてもよい。この場 合、隣り合う出力端子間での出力反転は行われないの で、スイッチ素子6は不要である。

【0044】更にまた、これらは全て液晶表示装置の駆 動回路として使用するものであるが、その他の装置の出 30 2;バイアス回路 力回路として使用することも可能である。この場合、出 力端子には、パネル負荷ではなくその用途に応じて種々 の回路が接続されることになる。

#### [0045]

【発明の効果】以上詳述したように、本発明によれば、 出力の立ち上がり時及び立ち下がり時に演算増幅器に電 流を供給する電流供給手段及び演算増幅器と出力端子と の間のインピーダンスを変化させるインピーダンス変化 手段を設けているので、立ち上がり又は立ち下がり以外 の時には演算増幅器への電流の供給は不要となり、消費 40 16;接続点 電力を低減することができる。また、立ち上がり時及び

立ち下がり時の演算増幅器の負荷を下げることにより、 スルーレートを向上させることができる。従って、液晶 表示装置の駆動回路として使用した場合には、液晶表示 パネル上での消費電力の低減とそれによるパネルの長寿 命化を可能とすると共に、パネル上での多少の欠陥によ る負荷増大に対しても立ち上がり及び立ち下がりを高速 化することにより歩留まりを向上させることができる。

#### 【図面の簡単な説明】

(5)

【図1】本発明の第1の実施例に係る出力回路の構成を 10 示すブロック図である。

【図2】演算増幅器1の構成を示す回路図である。

【図3】電流源17及び18の具体例を示す回路図であ

【図4】演算増幅器1の動作を示すタイミングチャート である。

【図5】本発明の第1の実施例に係る出力回路の動作を 示すタイミングチャートである。

【図6】本発明の第2の実施例に係る出力回路の構成を 示すブロック図である。

【図7】(a)は抵抗調整用電源8a及び8bにおける 印加電圧の関係を示すグラフ図、(b)は抵抗要請用電 源8aの印加電圧とトランスファゲートスイッチ7の抵 抗値との関係を示すグラフ図である。

【図8】従来のドット反転用駆動回路の構成を示すプロ ック図である。

【図9】従来のドット反転用駆動回路の動作を示すタイ ミングチャートである。

#### 【符号の説明】

1、51;演算增幅器

3 a 、 3 b 、 6 、 5 3 ; スイッチ素子

4、54;抵抗素子

5、15、55;容量素子

7;トランスファゲートスイッチ

7 a、7 b、1 4、1 7 a、1 8 a; MOSトランジス


8 a 、 8 b ;抵抗調整用電源

11、12;信号線

13;差動增幅回路

17、18;電流源


【図3】





13 建物回路 15 出力 18 12


【図2】


1;演算增幅器











## フロントページの続き

Fターム(参考) 5C006 AC27 AF52 BF25 BF34 BF37 FA14 FA33 FA47

5C080 AA10 BB05 DD24 DD26 DD29

FF09 JJ03 JJ04 JJ05

5J092 AA01 AA21 AA42 AA47 AA54

CA36 CA65 CA78 CA81 CA85

FA10 FA18 GRO2 GRO7 HA10

HA25 HA29 HA39 HA40 HA44

KA02 KA05 KA23 KA25 MA19

SA08 TA01 TA02 TA06 VM05

VM06